找到2项技术成果数据。
找技术 >一种基于薄膜工艺的射频识别标签制备方法
成熟度:正在研发
技术类型:发明
应用行业:制造业
技术简介
摘要:本发明公开了一种基于薄膜工艺的射频识别标签制备方法,该射频识别标签主要由天线、模拟前端、时钟及数字逻辑电路和EEPROM存储电路构成,EEPROM存储电路包括存储器件及外围读写电路构成,天线主要由金属线圈所组成,模拟前端和时钟及数字逻辑电路由常规薄膜晶体管所组成,而EEPROM存储电路主要是由常规薄膜晶体管和存储薄膜晶体管所组成。本发明提供了一种采用薄膜工艺在同一基板上一体化制备包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部的整个射频识别标签的方法,克服传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂等缺点,从而降低成本。
一种高密度、高鲁棒性的亚阈值存储电路
成熟度:通过小试
技术类型:发明
应用行业:信息传输、软件和信息技术服务业
技术简介
一种高密度、高鲁棒性的亚阈值存储电路一种高密度、高鲁棒性的亚阈值存储电路,包括四个PMOS管P0~P3,六个NMOS管N0~N5,其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器,第一、二反相器与NMOS管N4管组成交叉耦合的反相器链,第一反相器的输入连接第二反相器的输出,第二反相器的输入连接NMOS管N4的漏端,N4的源端连接第一反相器的输出,第一反相器的输出连接第三反相器的输入,第三个反相器的输出连接NMOS管N5的源端,N5的漏端连接读位线RBL,第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端,而传输门的输入端接写位线WBL,PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。
找到2项技术成果数据。
找技术 >一种基于薄膜工艺的射频识别标签制备方法
成熟度:正在研发
技术类型:发明
应用行业:制造业
技术简介
摘要:本发明公开了一种基于薄膜工艺的射频识别标签制备方法,该射频识别标签主要由天线、模拟前端、时钟及数字逻辑电路和EEPROM存储电路构成,EEPROM存储电路包括存储器件及外围读写电路构成,天线主要由金属线圈所组成,模拟前端和时钟及数字逻辑电路由常规薄膜晶体管所组成,而EEPROM存储电路主要是由常规薄膜晶体管和存储薄膜晶体管所组成。本发明提供了一种采用薄膜工艺在同一基板上一体化制备包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部的整个射频识别标签的方法,克服传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂等缺点,从而降低成本。
一种高密度、高鲁棒性的亚阈值存储电路
成熟度:通过小试
技术类型:发明
应用行业:信息传输、软件和信息技术服务业
技术简介
一种高密度、高鲁棒性的亚阈值存储电路一种高密度、高鲁棒性的亚阈值存储电路,包括四个PMOS管P0~P3,六个NMOS管N0~N5,其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器,第一、二反相器与NMOS管N4管组成交叉耦合的反相器链,第一反相器的输入连接第二反相器的输出,第二反相器的输入连接NMOS管N4的漏端,N4的源端连接第一反相器的输出,第一反相器的输出连接第三反相器的输入,第三个反相器的输出连接NMOS管N5的源端,N5的漏端连接读位线RBL,第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端,而传输门的输入端接写位线WBL,PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。
找到2项技术成果数据。
找技术 >一种基于薄膜工艺的射频识别标签制备方法
成熟度:正在研发
技术类型:发明
应用行业:制造业
技术简介
摘要:本发明公开了一种基于薄膜工艺的射频识别标签制备方法,该射频识别标签主要由天线、模拟前端、时钟及数字逻辑电路和EEPROM存储电路构成,EEPROM存储电路包括存储器件及外围读写电路构成,天线主要由金属线圈所组成,模拟前端和时钟及数字逻辑电路由常规薄膜晶体管所组成,而EEPROM存储电路主要是由常规薄膜晶体管和存储薄膜晶体管所组成。本发明提供了一种采用薄膜工艺在同一基板上一体化制备包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部的整个射频识别标签的方法,克服传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂等缺点,从而降低成本。
一种高密度、高鲁棒性的亚阈值存储电路
成熟度:通过小试
技术类型:发明
应用行业:信息传输、软件和信息技术服务业
技术简介
一种高密度、高鲁棒性的亚阈值存储电路一种高密度、高鲁棒性的亚阈值存储电路,包括四个PMOS管P0~P3,六个NMOS管N0~N5,其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器,第一、二反相器与NMOS管N4管组成交叉耦合的反相器链,第一反相器的输入连接第二反相器的输出,第二反相器的输入连接NMOS管N4的漏端,N4的源端连接第一反相器的输出,第一反相器的输出连接第三反相器的输入,第三个反相器的输出连接NMOS管N5的源端,N5的漏端连接读位线RBL,第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端,而传输门的输入端接写位线WBL,PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。
找到2项技术成果数据。
找技术 >一种基于薄膜工艺的射频识别标签制备方法
成熟度:正在研发
技术类型:发明
应用行业:制造业
技术简介
摘要:本发明公开了一种基于薄膜工艺的射频识别标签制备方法,该射频识别标签主要由天线、模拟前端、时钟及数字逻辑电路和EEPROM存储电路构成,EEPROM存储电路包括存储器件及外围读写电路构成,天线主要由金属线圈所组成,模拟前端和时钟及数字逻辑电路由常规薄膜晶体管所组成,而EEPROM存储电路主要是由常规薄膜晶体管和存储薄膜晶体管所组成。本发明提供了一种采用薄膜工艺在同一基板上一体化制备包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部的整个射频识别标签的方法,克服传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂等缺点,从而降低成本。
一种高密度、高鲁棒性的亚阈值存储电路
成熟度:通过小试
技术类型:发明
应用行业:信息传输、软件和信息技术服务业
技术简介
一种高密度、高鲁棒性的亚阈值存储电路一种高密度、高鲁棒性的亚阈值存储电路,包括四个PMOS管P0~P3,六个NMOS管N0~N5,其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器,第一、二反相器与NMOS管N4管组成交叉耦合的反相器链,第一反相器的输入连接第二反相器的输出,第二反相器的输入连接NMOS管N4的漏端,N4的源端连接第一反相器的输出,第一反相器的输出连接第三反相器的输入,第三个反相器的输出连接NMOS管N5的源端,N5的漏端连接读位线RBL,第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端,而传输门的输入端接写位线WBL,PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。
找到2项技术成果数据。
找技术 >一种基于薄膜工艺的射频识别标签制备方法
成熟度:正在研发
技术类型:发明
应用行业:制造业
技术简介
摘要:本发明公开了一种基于薄膜工艺的射频识别标签制备方法,该射频识别标签主要由天线、模拟前端、时钟及数字逻辑电路和EEPROM存储电路构成,EEPROM存储电路包括存储器件及外围读写电路构成,天线主要由金属线圈所组成,模拟前端和时钟及数字逻辑电路由常规薄膜晶体管所组成,而EEPROM存储电路主要是由常规薄膜晶体管和存储薄膜晶体管所组成。本发明提供了一种采用薄膜工艺在同一基板上一体化制备包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部的整个射频识别标签的方法,克服传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂等缺点,从而降低成本。
一种高密度、高鲁棒性的亚阈值存储电路
成熟度:通过小试
技术类型:发明
应用行业:信息传输、软件和信息技术服务业
技术简介
一种高密度、高鲁棒性的亚阈值存储电路一种高密度、高鲁棒性的亚阈值存储电路,包括四个PMOS管P0~P3,六个NMOS管N0~N5,其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器,第一、二反相器与NMOS管N4管组成交叉耦合的反相器链,第一反相器的输入连接第二反相器的输出,第二反相器的输入连接NMOS管N4的漏端,N4的源端连接第一反相器的输出,第一反相器的输出连接第三反相器的输入,第三个反相器的输出连接NMOS管N5的源端,N5的漏端连接读位线RBL,第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端,而传输门的输入端接写位线WBL,PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。
找到2项技术成果数据。
找技术 >一种基于薄膜工艺的射频识别标签制备方法
成熟度:正在研发
技术类型:发明
应用行业:制造业
技术简介
摘要:本发明公开了一种基于薄膜工艺的射频识别标签制备方法,该射频识别标签主要由天线、模拟前端、时钟及数字逻辑电路和EEPROM存储电路构成,EEPROM存储电路包括存储器件及外围读写电路构成,天线主要由金属线圈所组成,模拟前端和时钟及数字逻辑电路由常规薄膜晶体管所组成,而EEPROM存储电路主要是由常规薄膜晶体管和存储薄膜晶体管所组成。本发明提供了一种采用薄膜工艺在同一基板上一体化制备包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部的整个射频识别标签的方法,克服传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂等缺点,从而降低成本。
一种高密度、高鲁棒性的亚阈值存储电路
成熟度:通过小试
技术类型:发明
应用行业:信息传输、软件和信息技术服务业
技术简介
一种高密度、高鲁棒性的亚阈值存储电路一种高密度、高鲁棒性的亚阈值存储电路,包括四个PMOS管P0~P3,六个NMOS管N0~N5,其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器,第一、二反相器与NMOS管N4管组成交叉耦合的反相器链,第一反相器的输入连接第二反相器的输出,第二反相器的输入连接NMOS管N4的漏端,N4的源端连接第一反相器的输出,第一反相器的输出连接第三反相器的输入,第三个反相器的输出连接NMOS管N5的源端,N5的漏端连接读位线RBL,第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端,而传输门的输入端接写位线WBL,PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。
找到2项技术成果数据。
找技术 >一种基于薄膜工艺的射频识别标签制备方法
成熟度:正在研发
技术类型:发明
应用行业:制造业
技术简介
摘要:本发明公开了一种基于薄膜工艺的射频识别标签制备方法,该射频识别标签主要由天线、模拟前端、时钟及数字逻辑电路和EEPROM存储电路构成,EEPROM存储电路包括存储器件及外围读写电路构成,天线主要由金属线圈所组成,模拟前端和时钟及数字逻辑电路由常规薄膜晶体管所组成,而EEPROM存储电路主要是由常规薄膜晶体管和存储薄膜晶体管所组成。本发明提供了一种采用薄膜工艺在同一基板上一体化制备包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部的整个射频识别标签的方法,克服传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂等缺点,从而降低成本。
一种高密度、高鲁棒性的亚阈值存储电路
成熟度:通过小试
技术类型:发明
应用行业:信息传输、软件和信息技术服务业
技术简介
一种高密度、高鲁棒性的亚阈值存储电路一种高密度、高鲁棒性的亚阈值存储电路,包括四个PMOS管P0~P3,六个NMOS管N0~N5,其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器,第一、二反相器与NMOS管N4管组成交叉耦合的反相器链,第一反相器的输入连接第二反相器的输出,第二反相器的输入连接NMOS管N4的漏端,N4的源端连接第一反相器的输出,第一反相器的输出连接第三反相器的输入,第三个反相器的输出连接NMOS管N5的源端,N5的漏端连接读位线RBL,第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端,而传输门的输入端接写位线WBL,PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。
找到2项技术成果数据。
找技术 >一种基于薄膜工艺的射频识别标签制备方法
成熟度:正在研发
技术类型:发明
应用行业:制造业
技术简介
摘要:本发明公开了一种基于薄膜工艺的射频识别标签制备方法,该射频识别标签主要由天线、模拟前端、时钟及数字逻辑电路和EEPROM存储电路构成,EEPROM存储电路包括存储器件及外围读写电路构成,天线主要由金属线圈所组成,模拟前端和时钟及数字逻辑电路由常规薄膜晶体管所组成,而EEPROM存储电路主要是由常规薄膜晶体管和存储薄膜晶体管所组成。本发明提供了一种采用薄膜工艺在同一基板上一体化制备包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部的整个射频识别标签的方法,克服传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂等缺点,从而降低成本。
一种高密度、高鲁棒性的亚阈值存储电路
成熟度:通过小试
技术类型:发明
应用行业:信息传输、软件和信息技术服务业
技术简介
一种高密度、高鲁棒性的亚阈值存储电路一种高密度、高鲁棒性的亚阈值存储电路,包括四个PMOS管P0~P3,六个NMOS管N0~N5,其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器,第一、二反相器与NMOS管N4管组成交叉耦合的反相器链,第一反相器的输入连接第二反相器的输出,第二反相器的输入连接NMOS管N4的漏端,N4的源端连接第一反相器的输出,第一反相器的输出连接第三反相器的输入,第三个反相器的输出连接NMOS管N5的源端,N5的漏端连接读位线RBL,第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端,而传输门的输入端接写位线WBL,PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。